随着芯片制造过程的进展,将晶体管挤压在一起变得越来越困难,我们现在接近摩尔定律的终点。唯一的选择是垂直放置。这是3D芯片设计的精髓,也是英特尔主要公告的关键,该公司开发了第一个允许逻辑芯片(如CPU和图形)堆叠在一起的3D芯片架构。这不是一个无法实现的研究项目。英特尔声称我们将在明年下半年看到第一批使用Foverus产品

技术的新突破英特尔宣布了3D芯片制造方法-而后网

我们在AMD的R9 Fury X显卡上看到了3D堆叠高带宽内存(R9 Fury X由AMD前图形总监Raja Koduri设计,他现在是英特尔核心和视觉计算部门的领导者)。但是Foverus把这个概念提升到一个全新的水平。

英特尔表示,它将允许更小的“芯片颗粒”在基本芯片之上描述快速逻辑芯片,这些芯片可以处理电源输入/输出和电源传输等任务。 Foverus首款产品听起来很迷人,它将是一个10纳米的计算组件,其基本芯片通常用于低功耗设备

最大的收获是英特尔将能够在芯片设计中增加更多的晶体管,从而占用更少的空间。该公司没有透露谁将推出配备foverus第一个芯片,但它听起来非常适合轻薄机器高通推出